Tugas Pendahuluan II Modul II

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

Percobaan II Kondisi 23

1. Kondisi  [Kembali]

    Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0= 0, B1= 1, B2= Clock.

2. Gambar Rangkaian Simulasi  [Kembali]

Gambar 1. Rangkaian Simulasi

3. Video Simulasi  [Kembali]

4. Prinsip Kerja Rangkaian  [Kembali]

    Sesuai pada kondisi rangkaian memiliki J-K flip flop yang J dan K digabung dan diberi berlogika 1 yang membuat J-K flip flop berubah menjadi T flip flop dan inputan berupa saklar SPDT dan output berupa logicprobe.

    Pada rangkian ini ouput akan terus berlogika 0 karena input B1 berlogika 1 yang membuat IC membaca berlogika 0 karena jenis pin S dan R adalah aktif low oleh sebab itu output selalu berlogika 0 akan tetapi jika kita ubah B0 menjadi 1 maka output akan terus mengalami perubahan hal ini dikarenakan kondisi berubah menjadi kondisi toggle. Perubahan terjadi ketika pin CLK atau input B2 berlogika 0 atau fall time. Hal itu dikarenakan pada pin CLK berjenis aktif low.

  Saklar SPDT jika tersambaung dengan VCC maka input berlogika 1 dan apabila disambungkan dengan GND maka berlogika 0.

    Sedangkan untuk tabel kebenaran dari masing masing IC adalah sebagai berikut:

1. 74LS112 ( J-K flip flop ).

    

Gambar 2. Tabel kebenaran J-K flip flop

    

    Dapat dilihat pada gambar terdapat 4 buah kondisi yaitu Q bernilai 1 dan 0 lalu ada kondisi tidak berubah dan toggle atau keadaan berlawanan. dapat kita ketahui logika pada J sebanding dengan logika pada Q ketika J berlogika 1 maka Q berlogika 1 akan tetapi hal itu dapat berubah ketika memasuki kondisi toggle.

2. T flip flop

Gambar 3. Tabel kebenaran T flip flop

    Dapat dilihat untuk jenis T flip flop hanya terdapat 2 kondisi yaitu kondisi toggle dan kondisi tetap. dimana ketika T berlogika 1 dan diberi trigger pada clock maka akan mengalami kondisi toggle dan ketika T berlogika 0 dan diberi trigger pada clock maka akan mengalami kondisi tetap.

5. Link Download  [Kembali]

᭒ Aplikasi↠ klik disini
᭒ Gambar Rangkaian↠ klik disini
᭒ Video Percobaan↠ klik disini
᭒ Datasheet 74LS112 (J-K flip flop)↠ klik disini